# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-308570

(43) Date of publication of application: 19.11.1993

(51)Int.Cl.

H04N 5/265

H04N 5/45

(21)Application number : **05-031079** 

(71)Applicant: THOMSON CONSUMER

ELECTRON INC

(22)Date of filing:

08.01.1993

(72)Inventor: S

**SAEGER TIMOTHY W** 

HORLANDER KARL F

(30)Priority

Priority number: 92 818320

Priority date : **08.01.1992** 


Priority country: US

# (54) VIDEO DISPLAY CONTROL SYSTEM

#### (57) Abstract:

PURPOSE: To exactly generate a vertical reset pulse irrespective of the phase of Vsync and a delay set value for vertical reset.

CONSTITUTION: A comparator 1103 compares the output of a counter 1101 with a delay set value corresponding to a desired pan value, and when they are coincident, it outputs a start reset signal Str-Rst. A circuit including flip flops 1108 and 1110 generates a first signal for starting a delayed reset pulse based on the Str-Rst. A circuit including flip flops 1102, 1104, and 1106 generates a second signal for starting the delayed reset pulse based on Vsync. A circuit including a flip flop 1112, AND gate 1116, and NOR gate 1120 outputs the first signal when it is present, and outputs the second signal when the first signal is not present. A counter 1114 generates a vertical reset pulse Vrst based on this output.



#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

FΙ

(11)特許出願公開番号

# 特開平5-308570

(43)公開日 平成5年(1993)11月19日

(51)Int.Cl.<sup>5</sup>

識別記号

庁内整理番号 7337-5C

技術表示箇所

H 0 4 N 5/265

5/45

審査請求 未請求 請求項の数3(全27頁)

(21)出願番号

特願平5-31079

(22)出願日

平成5年(1993)1月8日

(31)優先権主張番号 818320

(32)優先日

1992年1月8日

(33)優先権主張国

米国(US)

# (71)出願人 391000818

トムソン コンシューマ エレクトロニク

ス インコーポレイテツド

THOMSON CONSUMER EL ECTRONICS, INCORPORA

TED

アメリカ合衆国 インデイアナ州 46201

インデイアナポリス ノース・シヤーマ

ン・ドライブ 600

(72)発明者 テイモシー ウイリアム シーガー

アメリカ合衆国 インデイアナ州 インデ

イアナポリス ナシュア・ドライブ 8318

(74)代理人 弁理士 渡辺 勝徳


最終頁に続く

# (54)【発明の名称】 ビデオ表示制御システム

#### (57)【要約】

【構成】 比較器1103は、カウンタ1101の出力 と所望のパン値に対応する遅延設定値とを比較し、両者 が一致すると、開始リセット信号 Str\_Rstを発生 する。フリップフロップ1108、1110を含む回路 は、Str Rstに基づいて、遅延されたリセットパ ルスを開始させる第1の信号を発生する。フリップフロ ップ1102、1104、1106を含む回路は、Vs vncに基づいて、遅延されたリセットパルスを開始さ せる第2の信号を発生する。フリップフロップ111 2、アンドゲート1116、ノアゲート1120を含む 回路は、第1の信号があればそれを出力とし、なければ 第2の信号を出力とする。カウンタ1114はこの出力 に基づいて垂直リセットパルスVrstを発生する。

【効果】 Vsyncの位相および垂直リセットのため の遅延設定値に関係なく、確実に垂直リセットパルスを 発生することができる。



#### 【特許請求の範囲】

【請求項1】 ビデオ信号を表示する表示手段と、

前記ビデオ信号から、前記表示手段よりも大きな垂直高 さを有する画像を発生する手段と、

前記ビデオ信号の垂直同期成分に対して遅延された垂直 リセットパルスを開始するためにビデオライン遅延期間 を発生することにより前記画像の選択された部分を前記 表示手段に表示する垂直パニング回路と、

前記ライン遅延期間よりも大きいビデオライン数を有するフィールドが生じると前記遅延したリセットパルスを 10 発生する計数手段と、

前記垂直同期成分に応答し、前記ライン遅延期間よりも 少ないビデオライン数を有するフィールドが生じると前 記遅延したリセットパルスを発生する手段とを含んでい る、ビデオ表示制御システム。

【請求項2】 ビデオ信号を表示する表示手段と、

前記ビデオ信号から、前記表示手段よりも大きな垂直高 さを有する画像を発生する手段と、

前記ビデオ信号の垂直同期成分に対して遅延した垂直リセットパルスを開始するために時間遅れを発生すること 20 により、前記画像の選択された部分を前記表示手段に表示する垂直パニング回路と、

前記ビデオ信号の連続するフィールドと連続する時間遅れの期間を比較する手段と、

前記時間遅れのうちの対応する1つよりも長い期間を有するフィールドが生じた時に前記遅延したリセットパルスを発生する第1の手段と、

前記時間遅れのうちの対応する1つよりも短かい期間を 有するフィールドが生じた時に前記遅延したリセットパルスを発生する第2の手段とを含んでいる、ビデオ表示 30 制御システム。

【請求項3】 ビデオ信号を表示する表示手段と、

前記ビデオ信号から、前記表示手段よりも大きな垂直高 さを有する画像を発生する手段と、

前記ビデオ信号の垂直同期成分に対して時間遅延を発生することにより、前期画像の選択された部分を前期表示手段に表示する垂直パニング回路と、

前記ビデオ信号の順次フィールドと前記時間遅延とを持 続期間において比較する比較手段と、

前期比較手段に応答し、前記ビデオ信号の1フィールド 40 きる。 と前記時間遅延が持続期間において一致するとき、遅延 【00 したリッセトパルスを開始させる第1の信号を発生する オ製品 手段と、 画面記

前記垂直同期成分にしたがって前記遅延したリセットパルスを開始させる第2の信号を発生する手段と、

前期第1および第2の信号の中の1つを選択する選択手段と、

前期選択手段に応答して前記遅延した垂直リセットパル スを発生する手段とを含んでいる、ピデオ表示制御シス テム。

### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、非同期ビデオ信号について複数の画像表示を有するテレビジョンの分野に関し、特に、ワイド表示型の画面を有するテレビジョンに関する。最近まで、大抵のテレビジョンは画面の表示比(画面の横と縦の比)が4:3である。ワイド型表示比は映画の画面表示比(例えば、16:9)に近い。本発明は、直視型テレビジョンと投射型テレビジョンの両方に利用できる。

#### [0002]

【発明の背景】画面表示比4:3(しばしば4×3とし て表わす)を有するテレビジョンは、単一および複数の ビデオ信号源を表示することのできる方式に限定されて いる。民間放送のテレビジョン信号は、実験放送を除い て、4×3の画面表示比で放送される。多くの視聴者 は、4×3表示型はもっと広い表示比の映画の画面より も見易くないと感じている。ワイド型表示比を有するテ レビジョンは、画面が見易いだけでなく、ワイド表示型 信号源を、それに対応するワイド表示型で表示すること ができる。映画は、切り取られたりゆがめられたりせず に、映画"らしく見える。"ビデオ信号源は例えば、テ レシネ装置やテレビジョン内のプロセッサでフィルムか らビデオに変換される時に、切り取られる必要はない。 【0003】ワイド表示型のテレビジョンは、従来型信 号とワイド表示型信号用の多種多様な表示や、それらを 組み合わせた複数画像表示にも適している。しかしなが ら、ワイド表示画面を使用することは多数の問題を伴 う。このような問題のうち一般的なものとして、複数の 信号源の画面表示比を変更すること、非同期の同時に表 示される信号源から一様なタイミング信号を発生するこ と、複数の表示画像を発生するために複数の信号源を切 り換えること、および圧縮されたデータ信号から高解像 度の画像を発生することである。このような問題は、本 発明に従うワイドスクリーンテレビジョンにより解決さ れる。本発明の種々の特徴に従うワイドスクリーンテレ ビジョンは、同様なまたは異なる画面表示比を有し、ま た表示比が選択可能な単一および複数の非同期信号源か ら、単一または複数の高解像度画像表示を行うことがで

【0004】現在消費者の手に入るほとんど全てのビデオ製品は4×3の画面表示比を有するが、ビデオ製作の画面表示比はさまざまである。ビデオ製作用に4×3以上のアスペクト比を用いると、消費者用テレビジョンで表示する前にアスペクト比の変換を行わなければならない。さもなければ画像の歪みを生じる。アスペクト比を変換する1つの方法は、レターボックス法(letterboxing)として知られている。レターボックス法は、各フィールドにおいて表示されるラインの数を犠50 牲にして、より多くの(またはすべての)水平情報を保

持する。16×9型で製作されるビデオ信号源は、4× 3レターボックス型に変換されると、毎フィールド18 1本のビデオラインを含むことになる。各フィールドで 使用されない余分のラインは、平坦なフィールドの黒 (または灰色) レベルにセットすることができる。より 高いアスペクト比のビデオ信号源では毎フィールドに含 まれるラインの数は比例的に少なくなる。

【0005】例えば、ここで述べるワイドスクリーンテ レビジョンは、16×9の画面表示比を有する。このた め、より高い融通性を持って信号をレターボックス型で 10 表示する機会が得られる。最初は16×9のアスペクト 比で発生されたレターボックス信号は垂直方向に画面一 杯にズーム(すなわち伸長)され、水平方向の情報の喪 失や歪みを生じない。自動レターボックス検出器は、ビ デオ信号は有効ビデオ(すなわち、閾値以下のほぼ一定 のルミナンス値)を持たないという仮定に基づかせるこ とができる。あるいは、レターボックスの検出は、ビデ オフィールド内の各ラインについて2つの勾配を計算す ることにより行うことができる。第1の勾配は、正の勾 配と称し、現在のラインの最大値から前のラインの最小 20 値を引き算することにより形成される。第2の勾配は、 負の勾配と称し、前のラインの最大値から現在のライン の最小値を引き算することにより形成される。いずれの 勾配も、画面の内容に依り、正または負の値を取り得る が、両勾配の負の値は無視される。いずれかの勾配がプ ログラム可能な閾値を超える正の値を持つならば、現在 のラインか、または前のラインに、ビデオが存在すると 考えられる。これらのレジスタ値は、ビデオ信号源がレ ターボックス型であるかどうかを決定するためにマイク ロプロセッサで使用することができる。さらにもう一つ 30 の方法(図示せず)では、自動レターボックス検出器 は、レターボックス信号源により運ばれる符号ワードま たは信号を復号化してレターボックス型の信号として識 別する回路を含んでいる。

【0006】自動レターボックス検出器は、垂直サイズ 制御回路の一部を形成することができる。垂直サイズ制 御回路は、レターボックス検出器と垂直表示制御回路を 含んでいる。垂直帰線消去パルスおよび垂直リセットパ ルスは、別々の信号として、または1個の3レベル信号 として伝送することができる。自動レターボックス検出 回路は、4×3型表示比の信号(これには16×9型表 示比のレターボックス表示も含まれる)の垂直ズームす なわち伸長を自動的に実行することができる。出力信号 が有効になると、垂直偏向の高さは4/3だけ増加する ので、レターボックス信号の有効ビデオ部分は、画像の アスペクト比が歪むことなく、ワイドスクリーンを満た

【0007】また垂直表示制御回路は、過走査されたラ スターのどの部分が画面に表示されるかを制御する。こ れは垂直パニングと称される特徴である。垂直方向に過 50 することなく、絶えずリセットされるからであり、垂直

走査されたビデオ信号がレターボックス型でなければ、 ワイドスクリーン型に似せるために、従来の表示型画像 をズーム(すなわち、伸長)することができる。しかし ながら、この場合、4/3垂直過走査で切り取られた画 像の部分は、有効なビデオ情報を含んでいる。画像の1 /3を垂直方向に切り取る必要がある。それ以上の調節 をしないと、上部の1/6および下部の1/6は常に切 り取られる。しかしながら、画像内容により、画像の下 部よりも上部を切り取った方が良いか、またはその逆の 方が良いかが指示される。すべての動作が、例えば、地 上レベルで行われている場合、視聴者は空の部分をもっ と切り取ることを好むかも知れない。垂直パニングによ り、ズームされた画像のどの部分を見せるのか、またど の部分を切り取るのかを選択することが可能となる。こ れは、処理済み垂直同期パルス(Vsyncと称す)の 前縁から可変量だけ遅延される垂直リセットパルスを発 生することにより、ワイドスクリーンプロセッサ内で行 われる。次に、この垂直リセットパルスは、垂直リトレ ースを開始するために、シャーシで使用される。ワイド スクリーンプロセッサのビデオ出力は遅延されていない ので、垂直帰線消去パルスおよび垂直リセットパルスの 遅延を適当に操作することにより、垂直パニングの特徴 が作り出される。

【0008】垂直リッセト発生回路は、ビデオラインカ ウンタと比較器を含んでいる。比較器への入力は、ライ ンカウンタの出力と所望のパン値に相当するビデオライ ンの遅延設定である。わずかな量(例えば、4~5ライ ン)だけ画面の上方へパンする(これは画面を下方へス クロールすると考えることもできる)ことが望ましいな らば、垂直リセットパルスは、262.5ライン(飛越 し走査形式のNTSC方式におけるフィールド当たりの ライン数)からパン値を引いたライン数だけ垂直同期パ ルスから実際に遅延される。この差が遅延設定すなわち 遅延値である。カウンタの出力がこの遅延設定と一致す るときはいつも、開始リセット信号が発生される。

【0009】垂直パニングを用いる時に遭遇する問題 は、VCRの特殊効果モードの間に起こる。VCRの速 い前進モードでは、線形のテープ速度が標準的でないた めに、1フィールド内のライン数は、記録モード(S P. L P または S L P) および線形テープ速度に依存す る数だけ減少する。ここでは、VCR再生の速い前進モ ード (SPモード) に含まれているフィールド当たりの 公称ライン数は253.5ラインであると仮定してい る。望ましいパニング値が5ラインだけ下がると、遅延 の設定は、262.5ライン-5ライン=257.5ラ インとなる。しかしながら、新しいVsyncは25 3. 5ラインごとに起こり、ラインカウンタをリセット する。このモードの間、垂直リセットは起こらない。な ぜならば、ラインカウンタは、所望の遅延値に決して達 ラスターの崩壊や受像管の損傷を生じる。

### [00010]

【発明の概要】この問題は、ここに開示する発明的特徴 を有するビデオ表示制御システムにおいて解決される。 このビデオ表示制御システムは、ビデオ信号を表示する 表示手段、この表示手段よりも大きい垂直の高さを有す る画像をビデオ信号から発生する手段、ビデオ信号の垂 直同期成分に対して垂直リセットパルスの位相を遅延さ せる時間期間を発生することにより、画像の選択された 部分を表示手段に表示する垂直パニング回路、および垂 10 直走

青期間がこの時間期間よりも短い持続期間に生じる とき第1の動作モードをとり、垂直走査期間がこの時間 期間よりも短い持続期間に生じないとき第2の動作モー ドをとり、遅延された垂直リセットパルスを発生する手 段を含んでいる。この位相の遅延された同期パルスは、 第1の動作モードの間は垂直同期パルスに応答して開始 し、第2の動作モードの間は計数手段に応答して開始す る。例示した実施例において、カウンタと比較器に応答 する回路は、ビデオ信号の1フィールドと時間遅延が持 続期間において一致するとき、遅延されたリセットパル 20 スを開始させる第1の信号を発生する。もう1つの回路 は、垂直同期成分に応答して、遅延されたリセットパル スを開始させる第2の信号を発生する。ゲート回路は、 第1の開始信号があれば第1の開始信号を出力として選 択し、第1の開始信号が無いことを検出すると、第2の 開始信号を出力して選択する。また、カウンタは、ゲー ト回路により選択された出力に応答して、遅延された垂 直リセットパルスを発生する。

# [0011]

【実施例】図1の種々の部分は、異なる発明的構成に従 30 って実現することのできる単一および複数の画像表示型 の種々の組み合わせのうちのいくつかを示す。図1に示 すものは、発明的回路に従いワイドスクリーンテレビジ ョンを構成する特定の回路の説明を容易にすることを目 的とする。説明の便宜上、ビデオ信号源また信号に対す る従来の画面の横と縦の比は一般に4×3と見なされ、 ワイドスクリーン画面の横と縦の比は一般に16×9と 見なされる。発明的構成はこれらに限定されるものでは ない。

【0012】図1の(a)は従来型の表示比4×3を有 40 するテレビジョン(直視型または投射型)を示す。16 ×9型表示比の画像が4×3型表示比の信号として伝送 されると、上部と底部に黒いバー(bar)が現われ る。これは普通、レターボックス型と呼ばれている。こ の場合、見られる画像は、利用できる表示領域全体に対 してやや小さい。あるいは、16×9型表示比のビデオ 信号源は伝送前に変換されて、4×3型表示画面の縦幅 を満たすようになる。しかしながら、左側および/また は右側から多くの情報が切り取られる。更に別の方法と して、レターボックス画像は縦方向に伸長することはで 50 ることがある。PIPまたはピクチャインピクチャとい

きるが横方向には伸長されず、その結果生じる画像は縦 方向の伸長により歪みを生じる。これら3つの方法はど れも特に注目に値しない。

【0013】図1の(b)は16×9の画面を示す。1 6×9型表示比のビデオ信号源は、切り取られたり歪ん だりせずに、画面一杯に表示されるであろう。16×9 型表示比のレターボックス画像は、それ自体 4×3型表 示比の信号であり、十分な垂直解像度を有する、より大 きな画像を表示するために、ライン倍増またはライン追 加により順次走査することができる。本発明に従うワイ ドスクリーンテレビジョンは、主の信号源であろうと補 助の信号源であろうと、あるいは外部のRGBソースで あろうと、このような16×9型表示比の信号を表示す ることができるものである。

【0014】図1の(c)は16×9型表示比の主信号 を示し、4×3型表示比の挿入画像が表示されている。 主のビデオ信号と補助のビデオ信号が両方共16×9型 表示比の信号源であるならば、挿入画像も16×9型表 示比を持つことができる。挿入画像は多くの異なる位置 に表示することができる。

【0015】図1の(d)は、主ビデオ信号と補助ビデ オ信号が同じ大きさの画像で表示されている表示型式を 示す。各々の表示領域の表示比は8×9で、これは勿 論、16×9および4×3とは異なる。水平方向や垂直 方向に歪みを生じることなく、このような表示領域に4 ×3型表示比のビデオ信号源を見せるには、左側および /または右側で信号を切り取らなければならない。画像 を水平方向に圧縮することによりアスペクト比が多少歪 むことが許容されるならば、切り取られる部分を少なく して、もっと多くの画像を示すことができる。水平方向 に圧縮すると、画面内の対象物は垂直方向に伸長する。 本発明に従うワイドスクリーンテレビジョンは、切り取 りが最大でアスペクト比の歪みがゼロから、切り取りが ゼロでアスペクト比の歪みが最大まで、切り取りとアス ペクト比の歪みとの組み合わせが任意の割合で得られ

【0016】補助ビデオ信号処理路におけるデータサン プリング上の制限が、主ビデオ信号からディスプレイと 同じ大きさの高解像度画像を発生するのを困難にしてい る。この困難な問題を解決するために、種々の方法を開 発することができる。

【0017】図1の(e)の表示型では、4×3型表示 比の画像が16×9型表示比の画面の中央に表示されて いる。右側と左側に黒いバーが明らかに存在する。

【0018】図1の(f)の表示型では、1個の大きな 4×3型表示比の画像と3個の小さな4×3型表示比の 画像が同時に表示されている。大きな画像の外側にある 小さな画像は、PIP(ピクチャーインピクチャ)では なくPOP(ピクチャアウトサイドピクチャ)と呼ばれ

う用語は、ここでは両方の表示型について使用される。 ワイドスクリーンテレビジョンが2個のチューナ(内部 に2個、または内部に1個と外部に1個、例えば、ビデ オカセットレコーダに1個)を備えている場合、表示さ れた画像のうちの2個は、ビデオ信号源に従って動きを リアルタイムで表示することができる。その他の画像は 静止画で表示することができる。更にチューナを追加 し、補助信号処理路を追加すると、2個以上の動画を供 給することのできることが認められる。また、図1の (g) に示すように、大画像と3つの小画像は位置を変 えられることが認められる。

【0019】図1の(h)では、4×3型表示比の画像 が中央にあり、6個の小さな4×3型表示比の画像が両 側に縦に表示されている。前に述べた表示型と同様に、 チューナを2個備えたワイドスクリーンテレビジョンは 2個の動画像を供給することができる。残りの11個の 画像は静止画となる。

【0020】図1の(i)に示す表示型では、12個の 4×3型表示比の画像が格子状に並べられている。この ような表示型はチャンネル選択案内に特に適しており、 各画像は少なくとも各チャンネルからの静止画である。 前述のように、動画像の数は利用できるチューナおよび 信号処理路の数に依って異なる。図1に示す種々の表示 型は、説明上のものであって制限的なものではなく、他 の図面に示され以下に詳しく述べるワイドスクリーンテ レビジョンで実現することができる。

【0021】発明的構成に従う、2 f | の水平走査で動 作するのに適合したワイドスクリーンテレビジョンの全 体的ブロック図を図2に示し、全体として10で表わ す。テレビジョン10は、一般に、ビデオ信号入力部2 0、シャーシまたはTVマイクロプロセッサ216、Dイドスクリーン・プロセッサ30、1 f n / 2 f n 変換 器40、偏向回路50、RGBインターフェース60、 YUV/RGB変換器240、受像管ドライバ242、 直視型もしくは投射型受像管244および電源70を含 んでいる。説明の便宜上、種々の回路は機能ブロック別 に分けられているが、このような回路の互いの物理的位 置は制限されない。

【0022】ビデオ信号入力部20は、異なるビデオ信 号源から複数の複合ビデオ信号を受け取るのに適合して 40 いる。これらのビデオ信号は、主ビデオ信号および補助 ビデオ信号として表示するために選択的に切り換えられ る。RFスイッチ204は2個のアンテナ入力ANT1 とANT2を備えている。これらは、アンテナ受信およ びケーブル受信用の入力である。RFスイッチ204 は、どちらのアンテナ入力が第1のチューナ206と第 2のチューナ208に供給されるかを制御する。第1の チューナ206の出力はワンチップIC202の入力で あり、ワンチップIC202は、同調、水平/垂直偏向

こに示す特定のワンチップICは、業界で指定されたT A7730型である。ベースバンドのビデオ信号VID EO OUTは、ワンチップICで発生され、第1のチ ューナ206からの信号から生じ、ビデオスイッチ20 0の入力であり、またワイドスクリーン・プロセッサ3 0のTV1入力への入力である。ビデオスイッチ200 への他のベースバンドのビデオ入力は、AUX1および AUX2で表わされる。これらは、ビデオカメラ、レー ザディスクプレーヤ、ビデオテーププレーヤ、ビデオゲ 一ムなどに使用される。ビデオスイッチ200の出力 は、シャーシまたはTVマイクロプロセッサ216によ り制御され、SWITCHED VIDEOと称され る。SWITCHED VIDEOはワイドスクリーン

・プロセッサ30へのもう1つの入力である。 【0023】更に図3に関して、ワイドスクリーン・プ ロセッサのスイッチSW1は、Y/Cデコーダ210へ の入力であるSEL COMP OUTビデオ信号とし て、TV1信号とSWITCHED VIDEO信号の いずれかを選択する。Y/Cデコーダ210は、適応型 くし形フィルタとして実現される。更に2個のビデオ信 号源S1とS2も、Y/Cデコーダ210への入力であ る。S1とS2は各々異なるS-VHS信号源を表わ し、別々のルミナンス信号とクロミナンス信号から成 る。スイッチが、適応型ラインくし形フィルタにおける ように、Y/Cデコーダの一部として組み込まれ、ある いは別個のスイッチとして実現され、TVマイクロプロ セッサ216に応答し、1対のルミナンス信号とクロミ ナンス信号をそれぞれY\_MおよびC\_INと称す出力 として選択する。選択された1対のルミナンス信号とク ロミナンス信号はその後、主信号と見なされ、主信号路 に沿って処理される。\_\_Mまたは\_\_MNを含んでいる信 号の名称は主信号路を指す。クロミナンス信号C IN はワイドスクリーン・プロセッサにより向きを変えられ てワンチップICに戻され、色差信号U\_MおよびV\_ Mを発生する。ここで、Uは(R-Y)と同等の名称で あり、Vは(B-Y)と同等の名称である。 $Y\_M$ , U\_\_M、およびV\_\_M信号はワイドスクリーン・プロセッ サ内でディジタル信号に変換されて、更に信号処理を受 ける。

【0024】第2のチューナ208は、機能的にワイド スクリーンプロセッサ30の一部と称され、ベースバン ドのビデオ信号TV2を発生する。スイッチSW2は、 Y/Cデコーダ220への入力としてTV2信号とSW ITCHED VIDEO信号のいずれかを選択する。 Y/Cデコーダ220は適応型ラインくし形フィルタと して実現される。スイッチSW3とSW4は、Y/Cデ コーダ220のルミナンス出力とクロミナンス出力のい ずれかを選択し、そして、外部ビデオ信号源のルミナン ス信号とクロミナンス信号(それぞれY EXTおよび およびビデオ制御に関連する多数の機能を実行する。こ 50 C\_EXTと称す)のいずれかを選択する。Y\_EXT

信号とC EXT信号は、S-VHS入力S1に対応す る。Y/Cデコーダ220およびスイッチSW3とSW 4は、適応型ラインくし形フィルタにおけるように、結 合することもできる。スイッチSW3とSW4の出力は その後、補助信号と見なされ、補助信号路に沿って処理 される。選択されたルミナンス出力はY\_\_Aと称す。\_ A. AXおよび AUXを含んでいる信号の名称は補 助信号路を指す。選択されたクロミナンス信号は色差信 号U\_AとV\_Aに変換される。Y\_A, U\_Aおよび V\_A信号はディジタル信号に変換されて、更に信号処 10 理を受ける。主信号路と補助信号路におけるビデオ信号 源の切り換え構成により、異なる画像表示型の異なる部 分に対するソースを選択する際に最大限の適応型が得ら れる。

【0025】Y\_Mに対応する複合同期信号COMP SYNCは、ワイドスクリーン・プロセッサより同期分 離器212に供給される。水平同期成分Hと垂直同期成 分Vはそれぞれ、垂直計数ダウン回路214に入力され る。垂直計数ダウン回路はVERTICAL RESE T信号を発生し、VERTICAL RESET信号は 20 ワイドスクリーン・プロセッサ30の中に向けられる。 ワイドスクリーン・プロセッサ30は、RGBインター フェース60に向けられる内部垂直リセット出力信号 I NT VERT RST OUTを発生する。RGBイ ンターフェース60におけるスイッチは、内部垂直リセ ット出力信号と外部RGB源の垂直同期成分のいずれか を選択する。このスイッチの出力は、選択された垂直同 期成分SEL\_VERT\_SYNCであり、偏向回路5 0に向けられる。補助ビデオ信号の水平同期信号と垂直 同期信号はワイドスクリーン・プロセッサ内の同期分離 30 器250により発生される。

【0026】1 f | / 2 f | 変換器 4 0 は、飛越し走査 されたビデオ信号を、順次走査される非飛越し走査信号 に変換し、例えば、各水平ラインは2回表示され、ある いは、同じフィールドの隣接する水平ラインを補間する ことにより追加的な1組の水平ラインが発生される。場 合によっては、前のラインの使用または補間されたライ ンの使用は、隣接するフィールドまたはフレーム間で検 出される動きの程度に依って決まる。変換回路40はビ デオRAM420と共に動作する。ビデオRAMは、順 40 次表示を可能にするために、1フレームの1フィールド またはそれ以上のフィールドを貯えるのに使用される。 Y\_2 f n , U\_2 f n および V\_2 f n として変換さ れたビデオデータは、RGBインターフェース60に供 給される。

【0027】RGBインターフェース(図11に詳しく 示す) は、表示用の変換されたビデオデータまたは外部 のRGBビデオデータをビデオ信号入力部により選択で きるようにする。外部のRGB信号は、2 f 11 走査に適 同期成分は、INT VERT RST OUTとして ワイドスクリーン・プロセッサによりRGBインターフ ェースに供給され、選択された垂直同期信号(fvm ま たはfvext )が偏向回路50に利用できるようにす る。ワイドスクリーンテレビジョンは、内部/外部制御 信号INT/EXTを発生することにより、利用者が外 部RGB信号を選択できるようにする。しかしながら、 外部RCB信号の選択は、このような信号の無い場合、 ラスターの縦の崩壊を生じたり陰極線管または投射管の 損傷を生じることがある。従って、RGBインターフェ ース回路は、存在しない外部RGB入力の選択を無効に するために、外部の同期信号を検出する。またWSPマ イクロプロセッサ340は、外部RGB信号のためにカ ラーおよび色相制御を行う。

10

【0028】ワイドスクリーン・プロセッサ(WSP) 30は、補助ビデオ信号の特殊な信号処理のために、ピ クチャーインピクチャープロセッサ320を含んでい る。ピクチャーインピクチャーという用語は、PIPま たはpixーinーpixと略して書かれることがあ る。ゲートアレイ300は、図1の(b)~図1の (i)の例で示すように、主ビデオ信号データと補助ビ

デオ信号データを種々の表示型で組み合わせる。PIP プロセッサ320とゲートアレイ300は、ワイドスク リーン・マイクロプロセッサ(WSP  $\mu$ P)340の 制御下にある。マイクロプロセッサ340は、直列母線 上でTVマイクロプロセッサ216に応答する。直列母 線は、データ、クロック信号、エネイブル信号およびリ セット信号用として4本の信号ラインを含んでいる。ま たワイドスクリーン・プロセッサは複合垂直帰線消去/ リセット信号を、3レベルSandcastle信号と して発生する。あるいは、垂直帰線消去およびリセット 信号は別々の信号として発生することができるるる。複 合帰線消去信号はビデオ信号入力部によりRGBインタ ーフェースに供給される。

【0029】偏向回路50(図10に詳しく示す)は、 ワイドスクリーン・プロセッサから垂直リセット信号を 受け取り、RGBインターフェース60から選択された 2 f 』 水平同期信号を受け取り、そしてワイドスクリー ン・プロセッサから追加的制御信号を受け取る。これら の追加的制御信号は、水平位相調整、垂直サイズ調節お よび左右糸巻き歪み調節に関するものである。偏向回路 50は2f π フライバックパルスを、ワイドスクリーン プロセッサ、1fn/2fn変換器40およびYUV /RGB変換器240に供給する。

【0030】ワイドスクリーンテレビジョン全体の動作 電圧は、交流主電源で起動することのできる電源70に より発生される。

【0031】ワイドスクリーンプロセッサ(WSP)3 0は図3に詳しく示されている。ワイドスクリーン・プ 合するワイド型表示比信号と見なされる。主信号の垂直 50 ロセッサの主要な構成要素は、ゲートアレイ300、ピ

クチャーインピクチャー (PIP) 回路301、アナロ グ/ディジタル変換器、ディジタル/アナログ変換器、 第2のチューナ208、WSPマイクロプロセッサ(μ P) 340およびワイドスクリーン出力エンコーダ22 7である。ワイドスクリーン・プロセッサは図4に更に 詳しく示されている。PIP回路301の重要な部分を 形成するPIPプロセッサ320は図5に詳しく示され ている。ゲートアレイ300は図6に詳しく示されてい る。図3に示す構成要素うちの幾つかについてはすでに 詳しく説明した。

11

【0032】第2のチューナ208は、それに関連する IF段224と音声段226を有する。また第2のチュ ーナ208はWSPμP340と共に動作する。WSP μ Ρは、入力/出力 Ι/Ο部340 Αおよびアナログ出 力部340Bを含んでいる。I/O部340Aは、色相 /カラー制御信号、外部RGBビデオ信号源を選択する INT/EXT信号およびスイッチSW1~SW6の制 御信号を供給する。また I / O部は R G B インターフェ ースからのEXT SYNC DET信号を検査し、偏 向回路と陰極線管を保護する。アナログ出力部340B は、垂直サイズ調節、左右調節および水平位相調整のた めの制御信号を、それぞれのインターフェース回路25 4. 256および258を介して供給する。

【0033】ゲートアレイ300は、主および補助信号 路からのビデオ情報を合成し、例えば、図1に示すよう に、複合ワイドスクリーン表示を実現する。ゲートアレ イに使用するクロック情報は、低域フィルタ376と共 に動作する位相固定ループ374から供給される。主ビ デオ信号はワイドスクリーン・プロセッサに、アナログ 信号形式およびY M, U\_MおよびV\_Mと呼ばれる YUV型の信号形式として供給される。これらの信号 は、アナログ/ディジタル変換器342と346(図4 に詳しく示す) によりアナログ形式からディジタル形式 に変換される。

【0034】色成分信号はUおよびVという名称を付け られ、UおよびVは、RーYまたはBーY信号に、ある いは I および O 信号に割り当てられる。サンプリングさ れたルミナンス帯域幅は8MHzに制限される。なぜな らば、システムのクロック周波数は1024fェであ り、これは約16MHzである。1個のアナログ/ディ ジタル変換器と1個のアナログスイッチを使用して、色 成分データをサンプルすることができる。なぜならば、 UおよびV信号は500kHzに制限され、ワイドIに ついては 1. 5 M H z に制限されているからである。ア ナログスイッチ、あるいはマルチプレクサ344のため の選択ラインUV\_MUXは、システムクロックを2で 割って得られる8MHzの信号である。ラインSOLパ ルスの1クロック幅の開始はこの信号を各水平ビデオラ インの初めにゼロにリセットする。次にUV\_MUXラ インは、その水平ラインを通じて各クロックサイクルご 50 Y/C型に符号化され、パネルジャッキで得られるワイ

とに状態が切り換わる。ラインの長さは偶数番号のクロ ックサイクルなので、UV\_MUXの状態は、ひとたび 初期設定されると、中断せずに、0,1,0,1,…と 確実に切り換わる。アナログ/ディジタル変換器342 と346から出るYおよびUVデータの流れは変えられ る。なぜならば、アナログ/ディジタル変換器は各々が 1クロックサイクルの遅延を持っているからである。こ のデータの変移を調整するために、主信号処理路304 からのクロックゲート情報も同様に遅延されなければな らない。クロックゲート情報が遅延されないとUVデー タは、削除される時に、正確に1対にならない。このこ とは、各1対のUVが1つのベクトルを表わすので重要 である。1つのベクトルからのU要素がもう1つのベク トルからのV要素と1対になると、必ず色の変化を生じ る。その代り、以前の対からのVサンプルは現在のUサ ンプルと共に削除される。この UV 多重の方法は、1対 の色成分(U, V)サンプルごとに2個のルミナンスサ ンプルがあるので、2:1:1と呼ばれる。UとVの両 方のナイキスト(Nyquist)周波数はルミナンス のナイキスト周波数の1/2に効果的に減らされる。従 って、ルミナンス成分のためのアナログ/ディジタル変 換器の出力のナイキスト周波数は 5 M H z であるのに対 し、色成分のアナログ/ディジタル変換器の出力のナイ キスト周波数は4MHzである。

【0035】またPIP回路および/またはゲートアレ イは、データ圧縮にもかかわらず、補助データの解像度 を高める手段も含んでいる。いくつかのデータ縮少およ びデータ復元方法(例えば、対画素圧縮およびディザリ ングおよびデディザリング)が開発されている。更に、 異なるビット数に係わる異なるディザリング・シーケン スおよび異なるビット数に係わる異なる対画素圧縮が考 えられている。各画像表示型について表示される画像の 解像度を最大限にするために、いくつかのデータ縮少お よび復元方法のうちの1つをWSP μP340により選 択することができる。

【0036】ゲートアレイは、ラインメモリと共に動作 する補間器を含んでおり、ラインメモリは、FIFO3 56および358として実現される。補間器とFIFO は主信号を希望通りにリサンプルするのに使用される。 追加的補間器は補助信号をリサンプルすることができ る。ゲートアレイにおけるクロックおよび同期回路は、 主信号と補助信号の両方(これらをY MX, U\_MX および V M X 成分を有する 1 個の出力ビデオ信号に結 合したものを含む)のデータ操作を制御する。これらの 出力成分は、ディジタル/アナログ変換器360,36 2および364によりアナログ形式に変換される。アナ ログ形式の信号(Y, U, Vで表される)は1 f n/2 f II 変換器 4 0 に供給され、非飛越し走査に変換され る。またY、UおよびV信号はエンコーダ227により

ド型表示比の出力信号Y\_OUT\_EXT/C\_OUT **\_\_EXTを形成する。スイッチSW5は、エンコーダ2** 27のための同期信号(C\_SYNC\_MN)をゲート アレイから、または (C\_SYNC\_AUX) をPIP 回路から選択する。スイッチSW6は、ワイドスクリー ンパネル出力のための同期信号としてY\_MかC\_SY NC AUXのいずれかを選択する。

【0037】水平同期回路は部分的に図9に詳しく示さ れている。位相比較器228は、低域フィルタ230と 電圧制御発振器232と割算器234とコンデンサ23 6とを含んでいる位相固定ループの一部である。電圧制 御発振器232は、セラミック共振器(またはこれと類 似したもの) 238に応答し、32 f n で動作する。電 圧制御発振器232の出力は32で割られて、位相比較 器228に適当な周波数の第2の入力信号を供給する。 割算器234の出力は1fnREFタイミング信号であ る。32fm REFおよび1fm REFタイミング信号 は、16で割るカウンタ400に供給される。2 f 11 出 力はパルス幅回路402に供給される。割算器400を 1 f u R E F 信号でプリセットすることにより割算器 4 00はビデオ信号入力部の位相固定ループと同期して動 作する。パルス幅回路402により、2f пーREF信 号は十分なパルス幅を持つようになり、位相比較器40 4 (例えば、CA1391型) の適正な動作を確実にす る。位相比較器404は、低域フィルタ406と2 f n 電圧制御発振器408を含んでいる第2の位相固定ルー プの一部を形成する。電圧制御発振器408は内部2 f ロタイミング信号を発生し、前記タイミング信号は順次 走査されるディスプレイを駆動するのに用いられる。位 相比較器404へのもう1つの入力信号は、2f にフラ イバックパルスか、またはそれに関連するタイミング信 号である。位相比較器404を含んでいる第2の位相固 定ループを使用することは、各2fn 走査期間が入力信 号の各1 f II 期間内で対称的になるようにするのに役立 つ。さもないと、ディスプレイは、例えば、ラスターの 分裂を呈し、ビデオラインの半分は右に移動し、ビデオ ラインの半分は左に移動する。

【0038】偏向回路50は図10に詳しく示されてい る。異なる表示型を実現するのに必要な垂直過走査の望 路500が設けられている。図に示すように、定電流源 502は一定量の電流 I RA MP を供給して、垂直ラン プコンデンサ504を充電する。トランジスタ506は 垂直ランプコンデンサ504と並列に結合され、垂直リ セット信号に応答してコンデンサを周期的に放電させ る。何も調節しないと、電流 I RAMP はラスターの垂 直サイズを最大限度にする。これは、図1の(a)に示 すように、4×3型表示比の信号源を伸長してワイドス クリーン表示を満たすのに必要とされる垂直過走査に相

垂直サイズがもっと小さくなるまで、可変量の電流Ⅰ からそらすので、垂直ランプコンデ をIRAMP ンサ504は更にゆっくりと充電され、もっと小さなピ ーク値に達する。可変電流源508は、図12に示す垂 直サイズ制御回路1030により発生される、例えば、 アナログ形式の、垂直サイズ調節信号に応答する。垂直 サイズ調節500は手動垂直サイズ調節510とは無関 係であり、手動垂直サイズ調節510はポテンシオメー タまたはバックパネル調節ノブで行われる。いずれの場 合も、垂直偏向コイル512は適当な値のドライブ電流 を受け入れる。水平偏向は、位相調節回路518、左右

糸巻き歪み補正回路514、2f m 位相固定ループ52

0および水平出力回路516により行われる。

14

【0039】RGBインターフェース回路60は図11 に詳しく示されている。最終的に表示される信号は、1 f | /2 f | 変換器 4 0 の出力か外部 R G B 入力のいず れかが選択される。ここで述べるワイドスクリーンテレ ビジョンのために、外部RGB入力はワイド型表示比で 順次走査される信号源であるものとする。外部RGB信 号、およびビデオ信号入力部20からの複合帰線消去信 号は、RGB/YUV変換器610への入力である。外 部RGB信号のための外部2fn複合同期信号は、外部 同期信号分離器600への入力である。垂直同期信号の 選択はスイッチ608により行われる。水平同期信号の 選択はスイッチ604により行われる。ビデオ信号の選 択はスイッチ606により行われる。スイッチ604, 606 および 608 は、それぞれ WSP $\mu$ P340 によ り発生される内部/外部制御信号に応答する。内部また は外部ビデオ源は利用者が選択する。しかしながら、外 部RGB源が接続されておらず、またターンオンもされ ていない時に、利用者が不注意にもこのような外部RG B源を選択するか、あるいはこの外部RGB源がドロッ プアウトするならば、垂直方向のラスターは崩れて、陰 極線管に重大な損傷を生じる。従って、外部同期検出器 602は外部同期信号が存在するかどうか検査する。こ のような信号が無いと、スイッチオーバライド制御信号 がスイッチ604,606および608の各々に伝送さ れ、外部RGB源からの信号が存在しない時に外部RG B源の選択を防止する。またRGB/YUV変換器61 ましい量に従って、ラスターの垂直サイズを調節する回 40 0はWSPμΡ340から色相およびカラー制御信号を 受け取る。

【0040】図4は図3に示すワイドスクリーン・プロ セッサ(WSP)30の詳細を示すブロック図である。 Y-A, U\_AおよびV\_A信号はピクチャーインピク チャー (PIP) プロセッサ320への入力である。P IPプロセッサ320は解像度処理回路を含んでいるこ とがある。本発明の特徴に従うワイドスクリーンテレビ ジョンはビデオ信号を伸長し圧縮することができる。図 1に一部を示す種々の複合表示型で具体化される特殊効 当する。調節可能な電流源は、必要とされるラスターの 50 果はPIPプロセッサ320により発生され、PIPプ

ロセッサ320は、解像度処理されたデータ信号Y\_RP,U\_RPおよびV\_RPを解像度処理回路370から受け取ることができる。解像度処理は常に行う必要はないが、選択された表示型に関して行われる。PIPプロセッサ320は図5に詳しく示されている。PIPプロセッサの主要構成要素は、アナログ/ディジタル変換部322、入力部324、高速スイッチ(FSW)/母線部326、タイミング/制御部328およびアナログ/ディジタル変換部330である。

【0041】PIPプロセッサ320は、トムソン・コ 10 ンシューマ・エレクトロニクス社が開発した基本СРІ Pチップの改良型として具体化される。基本 C P I Pチ ップは、アメリカリ合衆国インディアナ州インディアナ ポリス所在のトムソン・コンシューマ・エレクトロニク ス社より入手できる、『CTC140ピクチャーインピ クチャー (СРІР) テクニカルトレーニングマニュア ル』という題名の出版物にもっと詳しく説明されてい る。いくつかの特徴あるいは特殊効果が可能であり、以 下に実例を示す。基本的特殊効果は、図1の(c)に示 すように、大画像の一部の上に小画像が置かれている。 大画像と小画像は、同じビデオ信号からでも、異なるビ デオ信号からでも、発生され、互いに交換するかあるい は取り替えることができる。一般的に言えば、音声信号 は、常に大画像と対応するように切り換えられる。小画 像は画面上のどの位置にも移動することができ、あるい は幾つかの予め定められた位置に移動することもでき る。ズームの特徴により、例えば、小画像の大きさは、 いくつかの予め設定された大きさのうちの任意の1つに 拡大または縮小される。例えば、図1の(d)に示す表 示型では、大画像と小画像は実際には同じ大きさであ る。

【0042】例えば、図1の(b)、図1の(e)または図1の(f)に示す単一画像モードで、利用者は単一画像の内容に、1.0対1の比から5.0対1の比まで段階的にズームインすることができる。また一方、ズームモードで利用者は画像内容を検索しあるいはパンし、画像が画面上の異なる場所に移動できるようにする。いずれの場合にも、小画像も人画像もズーム画像もフリーズフレーム(静止画)で表示することができる。この機能はストロボ画像を可能とし、ビデオの最後の9フレー40ムを画像上で繰り返すことができる。フレーム繰り返し速度は、毎秒30フレームから毎秒0フレームまで変えることができる。

【0043】も51つの発明的構成に従ってワイドスク リーンテレビジョンに使用されるPIPプロセッサは、 先に述べた基本的CPIPの構成とは異なる。 $16\times9$ 型画面を有するテレビジョンに基本的CPIPチップを 使用しビデオ加速回路を設けなければ、 $16\times9$ 型ワイドスクリーンを走査するため水平方向に4/3倍伸長さ れるので、挿入画像はアスペクト比の歪みを呈する。画 50 る。フリーズおよびズームモードでは、サンプルクロック

像内の対象物は水平方向に引き伸ばされる。外部の加速 回路を使用すれば、アスペクト比の歪みは生じないが、 画像は画面全体を満たさない。

【0044】従来のテレビジョンで用いられる基本的C PIPチップに基づく現存のPIPプロセッサは、或る 望ましくない結果を有する特別な方法で動作する。入来 ビデオ信号は、主ビデオ源の水平同期信号に固定された 640 f π クロックでサンプリングされる。換言すれ ば、СРІРチップと関連するビデオRAMに貯えられ たデータは、入来補助ビデオ源と直交してサンプリング されない。これは、基本的CPIPフィールド同期法に 課せられる根本的制約である。入力サンプリングレート (rate)が非直交性であると、サンプリングされた データのスキュー誤差を生じる。この制約は、データを 読み書きする際に同じクロックを使用しなければならな い、CPIPチップと共に用いられるビデオRAMより 生じた結果である。ビデオRAM350のような、ビデ オRAMからのデータが表示されると、スキュー誤差 は、画像の縦の縁に沿ってランダムジッタとして見ら 20 れ、極めて好ましくないものと一般に考えられている。 【0045】発明的構成に従い且つ基本的CPIPチッ プとは異なるPIPプロセッサ320は、複数の選択可 能な表示モードの内の1つにおいてビデオデータを非対 称的に圧縮するのに適合している。この動作モードにお いて画像は水平方向に4:1に圧縮され、垂直方向に 3:1に圧縮される。この非対称圧縮モードでは、アス ペクトク比のゆがめられた画像が発生されてビデオRA Mに貯えられる。画像内の対象物は水平方向に圧縮され る。しかしながら、これらの画像が、16×9型画面に 表示するために、例えば、チャンネル走査モードにおけ るように、正常に読み出されるならば、画像は正しく見 える。画像は画面を満たし、アスペクト比の歪みは生じ ない。本発明のこの特徴に従う非対称圧縮モードでは、 外部に加速回路を設けずに、16×9型画面上に特殊な 表示型を発生することができる。

【0046】全画面PIPモードではPIPプロセッサは、非安定発振器348と共に、デコーダ(例えば、適応型ラインくし形フィルタ)からY/C入力を取り出し、その信号を復号化してY, U, Vカララー成分とし、水平および垂直同期パルスを発生する。これらの信号は、種々の全画面モード(例えば、ズーム、フリーズおよびチャンネル走査)用にPIPプロセッサ内で処理される。例えば、チャンネル走査モードの間に、ビデオ信号入力部からの水平および垂直同期信号は多数の不連続性を有する。なぜなら、サンプリングされた信号(チャンネルが異なる)は関連のない同期パルスを有し、でたらめのように思われる瞬時に切り換えられるからである。従ってサンプルクロック(および読取り/書込みビデオRAMクロック)は非安定発振器により決定され

クは入来ビデオ水平同期信号(これはこの特殊な場合に、表示クロック周波数と同じである)に固定される。【0047】再び図4に関連して、PIPプロセッサからのアナログ形式のY, U, VおよびC\_SYNC(複合同期)出力は、3.58MHz発振器380と共に動作するエンコード回路366により、Y/C成分に再び符号化することができる。このY/C\_PIP\_ENC信号はY/Cスイッチ(図示せず)に接続され、Y/Cスイッチは、再び符号化されたY/C成分を主信号のY/C成分の代りに使用できるようにする。この点から以10降、符号化されたPIP Y, U, Vおよび同期信号は、シャーシの他の部分で水平および垂直タイミングの基礎となる。この動作モードは、主信号路内の補間器とFIFOの動作に基づいてPIPのズームモードを行うのに適している。

【0048】更に図5に関して、PIPプロセッサ32 0は、アナログ/ディジタル変換部322と、入力部3 24と、高速スイッチFSW/母線制御部326と、タ イミング/制御部328と、ディジタル/アナログ変換 部330とを含んでいる。一般に、PIPプロセッサ3 20 20はビデオ信号をディジタル化して、ルミナンス (Y) および色差信号(U, V) とし、上述したよう に、その結果をサブサンプリングして1メガビットのビ デオRAM350内に貯える。PIPプロセッサ320 と関連するビデオRAM350は1メガビットの記憶容 量を有する。これは8ビットのサンプルで1フィールド 全部のビデオデータを貯えるのに十分な大きさの容量で はない。メモリ容量を増加すると、高価になり、より複 雑な制御回路が必要となる。補助チャンネルにおいて1 サンプル当りのビット数が小さくなると、終始8ビット のサンプルで処理される主信号と比較して、量子化解像 度、または帯域幅の縮小となる。この帯域幅の縮小は通 常、表示される補助画像が比較的小さい時は問題となら ないが、表示される補助画像が大きい(例えば、表示さ れる主画像と同じ大きさである)時には問題となる。解 像度処理回路370は、補助ビデオデータの量子化解像 度または有効帯域幅を増大する1つまたはそれ以上の方 法を選択的に実現することができる。幾つかのデータ縮 小およびデータ復元方法(例えば、対画素圧縮、ディザ リングおよびデディザリングを含む)が開発されてい る。デディザリング回路は、ビデオRAM350の下流 に、例えば、以下に詳しく述べるように、ゲートアレイ の補助信号路に、有効に配置される。更に、異なるビッ ト数に係わる異なるディザリングおよびディザリングシ ーケンス、および異なるビット数に係わる異なる対画素 圧縮が考えられている。各々の画像表示型について表示 される画像の解像度を最大限にするために、いくつかの 特定のデータ縮小およびデータ復元方法のうちの1つを

【0049】補助信号のルミナンス信号と色差信号は、

WSPμPによって選択することができる。

PIPプロセッサ320の一部を形成するビデオRAM内に6ビットの8:1:1、Y,U,V形式で貯えられている。換言すると、各成分は6ビットのサンプルに量子化される。1対の色差サンプルごとに8個のルミナンスサンプルがある。簡単に言うと、PIPプロセッサ320は、入来ビデオデータが入来補助ビデオ同期信号に固定された640f=クロック周波数でサンプリングされるモードで動作する。このモードでは、ビデオRAM350に貯えられたデータは直交的にサンプリングされる。データはPIPプロセッサのビデオRAM350から読み出される時、入来補助ビデオ信号に固定された同じ640f=クロックを使用して読み出される。しかしながら、このデータは直交的にサンプリングされ貯えら

れ直交的に読み出すことはできるが、主ビデオ源と補助

ビデオ源が非同期性なので、ビデオRAM350から直

接直交的に表示することはできない。主ビデオ源と補助

ビデオ源は、同じビデオ源からの信号を表示している場

合にのみ、同期していると考えられる。

18

【0050】ゲートアレイ300の主信号路304、補助信号路306および出力信号路312を図6にブロック図で示す。またゲートアレイは、クロック/同期回路 320とWSP $\mu$ Pデコーダ310を含んでいる。WSP $\mu$ Pデコーダ310のデータおよびアドレス出力ライン(WSPDATAとして示す)は、上述した主回路 および信号路の各々に供給されると共に、PIPプロセッサ320および解像度処理回路370にも供給される。或る回路がゲートアレイの一部として定められるかどうかは主として、発明的構成の説明を容易にするための便宜上の事柄である。

【0051】ゲートアレイは主ビデオチャンネルのビデオデータを伸長し、圧縮し、切り取り、必要ならば、異なる画像表示形式を実現する。ルミナンス成分 $Y\_MN$ は、ルミナンス成分の補間の性質に依り異なる時間の長さの間、先入れ先出し(FIFO)ラインメモリ内に貯えられる。結合されたクロミナンス成分 $U/V\_MN$ は FIFO358内に貯えられる。補助信号のルミナンス およびクロミナンス成分 $Y\_PIP$ ,  $U\_PIP$ および  $V\_PIP$ はデマルチプレクリ355により発生される。ルミナンス成分は、回路357において、所望の解像度処理を受け、必要に応じて補間器359によって伸長され、出力として信号 $Y\_AUX$ を発生する。

【0052】例えば図1の(d)に示すように、補助信号の表示画像が主信号の画像と同じ大きさになることもある。PIPプロセッサおよびビデオRAM350と関連するメモリの制約のため、供給されるデータ点または画素の数は、そのように大きな表示領域を満たすのには不十分となる。このような場合、解像度処理回路357を使用して、補助ビデオ信号に画素を取り戻し、データの圧縮または縮小の間に失われた画素の代りに使用することができる。この解像度処理は、図4に示す回路37

0が行う解像度処理に対応する。一例として、回路37 0はディザリング回路であり、回路357はデディザリ ング回路である。

【0053】補助チャンネルは640fuの周波数でサ ンプリングされ、主チャンネルは1024f пの周波数 でサンプリングされる。補助チャンネルのFIFO35 4はデータを補助チャンネルのサンプル周波数から主チ ャンネルのクロック周波数に変換する。この処理におい て、ビデオ信号は8/5(1024/640)圧縮を受 ける。これは、補助チャンネル信号を正確に表示するの 10 に必要な4/3圧縮よりも大きい。従って、4×3の小 画像を正確に表示するために、補助チャンネルを補間器 359によって伸長しなければならない。補間器359 は、補間器制御回路371によって制御され、制御回路 371自体はWSP μ P 340に応答する。必要とされ る補間器の伸長量は5/6である。伸長率Xは以下のよ うに決定される。

 $X = (640/1024) \times (4/3) = 5/6$ 

【0054】クロミナンス成分U PIPおよびV\_P IPは、ルミナンス成分の補間の性質に依り異なる時間 の長さの間、回路367によって遅延され、信号U\_A UXとV\_AUXを出力として発生する。主信号と補助 信号のそれぞれのY、UおよびV成分は、FIFO35 4,356および358の読取りエネイブル信号を制御 することにより、出力信号路312におけるそれぞれの マルチプレクサ内で合成される。マルチプレクサ31 5,317および319は、出力マルチプレクサ制御回 路321に応答する。出力マルチプレクサ制御回路32 1は、クロック信号と、ライン信号の開始と、水平ライ ンカウンタ信号と、垂直帰線消去リセット信号と、PI PプロセッサおよびWSPμP340からの高速スイッ チの出力とに応答する。多重化されたルミナンス成分と クロミナンス成分Y\_MX, U\_MXおよびV\_MXは それぞれのディジタル/アナログ変換器360,362 および364に供給される。図4に示すように、ディジ タル/アナログ変換器のあとに低域フィルタ361,3 63および365が続く。PIPプロセッサ、ゲートア レイおよびデータ縮小回路の種々の機能はWSPμP3 40によって制御される。WSPμP340は、直列母 線によって $TV\mu P216$ に接続されており、 $TV\mu P$ 216に応答する。直列母線は、図に示すように、4線 母線であり、データ、クロック信号、エネイブル信号お よびリセット信号用のラインを有する。WSP µP34 Oは、WSPμPデコーダ310を介して、ゲートアレ イの種々の回路と通信する。

【0055】1つの場合、表示画像のアスペクト比の歪 みを避けるために、NTSC4×3ビデオ信号を4/3 の比で圧縮する必要がある。もう1つの場合、通常は垂 直ズーミングを伴う水平ズーミングを行うために、ビデ オ信号を伸長することができる。33%までの水平ズー 50 て、入来ビデオデータを貯える。ビデオRAM350は

ミングは、圧縮を4/3以下に減らすことにより、行う ことができる。サンプル補間器を使用して、新しい画素 位置に入来するビデオ信号を計算し直す。なぜならば、 S-VHS方式の場合、5. 5MHzまでのルミナンス ビデオ帯域幅は、ナイキスト折返し周波数(1024f п クロックに対し8МН z) の大きな割合を占めるから

【0056】図6に示すように、ルミナンスデータY\_\_ MNは主信号路304内の補間器337を通り、補間器 337は、ビデオ信号の圧縮または伸長に基づいてサン プル値を計算し直す。スイッチまたはルート選択器32 3および331の機能は、FIFO356と補間器33 7の相対的位置に関して主信号路304の経路を逆転す ることである。特にこれらのスイッチは、補間器337 がFIFO356よりも先になる(画像の圧縮のために 必要) のか、あるいは F I F O 3 5 6 が補間器 3 3 7 よ りも先になる(画像の伸長のために必要)のかを選択す る。スイッチ323と331はルート制御回路335に 応答し、ルート制御回路335自体はWSPµP340 に応答する。補助ビデオ信号は圧縮されてビデオRAM 内に貯えられるので、伸長のみが実用上必要であること が記憶されるであろう。従って、比較し得るスイッチン グは補助信号路に必要とされない。

【0057】例えば、FIFOを使用してビデオの圧縮 を行うために、4番目のサンプルがFIFO356に書 き込まれるのを禁止することができる。これは4/3の 圧縮を構成する。補間器337の機能は、FIFOに書 き込まれているルミナンスサンプルを計算し直して、F IFOから読み出されるデータが、ぎざぎざでなく滑ら かであるようにすることである。伸長は圧縮とは正反対 の方法で行われる。圧縮の場合、書込みエネイブル信号 には、禁止パルスの形でクロックゲート情報が付加てあ る。データを伸長するために、クロックゲート情報は読 取りエネイブル信号に加えられる。これは、FIFO3 56から読み出されているデータを休止させる。この場 合、この伸長処理の間FIFO356のあとに続く補間 器337の機能は、サンプリングされたデータを計算し 直して、ぎざぎざから滑らかにすることである。伸長の 場合データは、FIFO356から読み出されている 間、また補間器337の中にクロック制御されている 間、休止しなければならない。これは、補間器337を 通してデータが絶えずクロックされる圧縮の場合とは異 なる。両方(圧縮と伸長)の場合、クロック制御のゲー ト動作は同期的に容易に行われる。すなわち、システム クロック1024f ョの立上りエッジに基づいて事象は 起こり得る。

【0058】補助信号の補間は補助信号路308で行わ れる。PIP回路301は、6ビットY, U, V, 8: 1:1フィールドメモリ、ビデオRAM350を操作し

21

複数のメモリ位置に2フィールドのビデオデータを保持 する。各メモリ位置は8ビットのデータを保持する。8 ビットの各位置に、6ビットのY(ルミナンス)サンプ ル (640 f n でサンプリングされた) 1個および他の 2ビットがある。これらの他の2ビットは、高速スイッ チのデータかあるいは、UまたはVサンプル(80fm でサンプリングされた)の一部を保持する。高速スイッ チのデータ値は、どのフィールドがビデオRAMに書き 込まれたかを示す。ビデオRAM350に2フィールド のデータが貯えられており、ビデオRAM350全体は 10 表示期間中に読み取られるので、両フィールドは表示走 査の間に読み取られる。PIP回路301は、どのフィ ールドがメモリから読み出され高速スイッチのデータを 使用して表示されるかを決定する。PIP回路は常に、 動きの乱れる問題を解決するために、書き込まれている フィールドと反対のフィールドを読み取る。読み取られ ているフィールドが表示されているフィールドと反対の フィールドであるならば、ビデオRAMに貯えられた偶 数フィールドは、そのフィールドがメモリから読み出さ れる時にそのフィールドの一番上のラインを削除するこ とにより、逆転される。その結果、小画像は、動きの乱 れを生じることなく、正確な飛越しを保持する。

【0059】クロック/同期回路320は、FIFO3 54.356および358を動作させるのに必要な、読 取り信号、書込み信号およびエネイブル信号を発生す る。主チャンネルと補助チャンネル用のFIFOはエネ イブルされて、その後の表示に必要とされる各ビデオラ インの部分のためにデータを書き込む。データは主チャ ンネルまたは補助チャンネルのうちの1つから書き込ま れるが両方のチャンネルからは書き込まれない。これ は、各ビデオ源からのデータをディスプレイの同じビデ オライン上で合成するのに必要である。補助チャンネル のFIFOは補助ビデオ信号と同時に書き込まれるが、 主ビデオ信号と同時にメモリから読み出される。主ビデ オ信号成分は、主ビデオ信号と同時にFIFO356と 358の中に読み込まれ、主ビデオ信号と同時にメモリ から読み出される。読取り機能が主チャンネルと補助チ ャンネルとの間で何回切り換えられるかは、選択された 特定の特殊効果の働きによる。

【0060】種々の特殊効果(例えば、並行している切 40 り取られた画像)は、ラインメモリFIFOの読取り/書込みエネイブル制御信号を操作することにより行われる。この表示形式の処理方法を図7と図8に示す。並行している切り取られた表示画像の場合、補助チャンネルの2048×8FIFO354の書込みエネイブル制御信号(WR\_EN\_AX)は、(1/2)×(5/12)=5/12すなわち表示有効ライン期間(加速後)の約41%、または補助チャンネルの有効ライン期間(加速前)の67%について、有効である(図7を参照)。これは約33%の切り取り(約67%の有効画 50

像)および補間器で信号を5/6だけ伸長することに相当する。主ビデオチャンネルでは、図8の上部に示すように、 $910\times8$  F I F O 356 と 358 の書込みエネイブル制御信号(WR\_EN\_MN\_Y)は、(1/2)×(4/3)=0.67すなわち表示有効ライン期間の67%に有効である。これは、約33%の切り取り、および $910\times8$  F I F Oによって4/3の圧縮比が主チャンネルのビデオ信号に関して行われていることに相当する。

【0061】各々のFIFOにおいてビデオデータは、 特定の時点で読み出されるようバッファされる。データ が各々のFIFOから読み出される有効時間領域は、選 択された表示型により決定される。図に示す、並行して いる切り取られたモードの例では、主チャンネルの画像 は画面の左半分に表示されており、補助チャンネルの画 像は画面の右半分に表示されている。図に示すように、 波形の任意のビデオ部分は、主チャンネルと補助チャン ネルとでは異なる。主チャンネルの910×8FIFO の読取りエネイブル制御信号(RD\_EN\_MN)は、 ビデオのバックポーチ直後の有効画像の開始と共に始ま る有効表示ライン期間の50%について有効である。補 助チャンネルの読取りエネイブル制御信号(R D\_E N AX)は、RD EN MN信号の立下りエッジと共 に始まり主チャンネルビデオのフロントポーチの開始と 共に終了する有効表示ライン期間の残りの50%につい て有効である。書込みエネイブル制御信号はそれぞれの FIFO入力データ(主またまは補助)と同期してお り、読取りエネイブル制御信号は主チャンネルのビデオ 信号と同期していることが注目される。

【0062】図1の(d)に示す表示型は、ほぼ完全なフィールドの2つの画像を並べて表示することができるので、特に望ましい。この表示は、ワイド表示比の画像(例えば、 $16\times9$ )に特に効果的でありそして適している。たいていNTSC信号は $4\times3$ 型で表わされており、これは勿論、 $12\times9$ に相当する。 $4\times3$ 表示比の2つのNTSC画像を $16\times9$ 型表示比の1つの画面に示すには、これらの画像を33%切り取るかまたは33%圧縮するのでアスペクト比の歪みを生じる。利用者の好みにより、切り取られる画像とアスペクト比の歪みとの比率は、0%から33%までの限度内でどのようにでも設定できる。一例として、2つの並んでいる画像は、16.7%圧縮し16.7%切り取って表示することもできる。

【0063】16×9型表示比画面の水平表示時間は4×3型表示比画面と同じである。なぜならば両方共、公称ライン長は62.5マイクロセカンドであるからである。従ってNTSCビデオ信号は、歪みを生じることなく正しいアスペクト比を保持するためには、4/3だけ加速しなければならない。4/3という率は2つの表示50型の比として計算される:

4/3 = (16/9)/(4/3)

ビデオ信号を加速するために、本発明の特徴に従って、可変性補間器が利用される。これまでに、同様な機能を実行するために、入力と出力において異なるクロック周波数を有するFIFOが使用されている。比較として、 $4\times3$ 型表示比の2つのNTSC信号を $4\times3$ 型表示比の1つの画面に表示するならば、各画像を50%だけ、ゆがめるか切り取るかまたはこの両方を組み合わせなければならない。ワイドスクリーン表示の場合に必要とされるような加速は必要でない。

23

【0064】一般に、ビデオ表示/偏向システムは主ビデオ信号と同期している。ワイドスクリーン画面を満たすには、上に説明したように、主ビデオ信号を加速しなければならない。補助ビデオ信号は、最初のビデオ信号およびビデオ表示と垂直に同期しなければならない。補助ビデオ信号は、フィールドメモリ内で1フィールド期間のうちの一部だけ遅らせてから、ラインメモリ内で伸長させることができるる。補助ビデオデータを主ビデオデータと同期させるには、ビデオRAM350をフィールドメモリとして使用し、先入れ先出し(FIFO)ラ 20インメモリ装置354を使用して信号を伸長する。

【0065】しかしながら、読取り/書込みクロックは非同期性なので、読取り/書込みポインタの衝突を避ける手段を取らなければならない。読取り/書込みポインタの衝突は、新しいデータがFIFOの中へ書き込まれないうちに古いデータがFIFOから読み出される時に起こる。また読取り/書込みポインタの衝突は、古いデータがFIFOから読み出されないうちに新しいデータがメモリ上に書かれる時に起こる。FIFOの大きさは、読取り/書込みポインタの衝突を避けるのに当然必 30要であると考えられる、最小ライン記憶容量と関連する。

【0066】PIPプロセッサは、入来補助ビデオ信号の水平同期成分に固定された640filクロックで補助ビデオデータがサンプリングされるように動作する。この動作で、直交サンプリングされたデータをビデオRAM350の中に貯えることができる。データは、同じ640filの速度でビデオRAMから読み出されなければならない。主ビデオ源と補助ビデオ源は一般に非同期性なので、データを、修正せずにビデオRAMから直交表40示することはできない。補助信号が主信号に同期するのを容易にするために、独立した書込み/読取りポートクロックを有するラインメモリが、ビデオRAM350の出力の後の補助信号路に配置される。

ッチはデータクロック周波数を1280fπから640 f n に減少させる。8ビットのデータブロックは、ビデ オRAM350内に貯える補助ビデオデータをサンプル するのに使用されるのと同じ640f пのクロックによ ってFIFO354の中に書き込まれる。FIFO35 4の大きさは2048×8である。8ビットのデータブ ロックは、主ビデオ信号の水平同期成分に固定されてい る1024fェの表示クロックによってFIF0354 から読み出される。この基本的構成は、独立した読取り 10 /書込みポートクロックを有する多重ラインメモリを使 用し、直交サンプリングされたデータを直交表示するこ とができる。8ビットのデータブロックは、デマルチプ レクサ355によって6ビットのルミナンスおよび色差 サンプルに分割される。次にこれらのデータサンプル は、希望する表示比を得るために必要なので、補間さ れ、ビデオデータ出力として書き込まれる。

24

【0068】補助チャンネルのFIFOからのデータの 読取りと書込みは非同期であり、読取りクロック速度は 書込みクロック速度よりもかなり速いので、読取り/書 込みポインタの衝突の可能性がある。読取り/書込みポインタの衝突が起こるのは、すでに前に読まれている古 いデータが新しく書かれたデータと取り替えられないう ちに、読取りエネイブル信号が受信される時である。完 全な飛越しも保持しなければならない。補助チャンネル のFIFOにおける読取り/書込みポインタの衝突を避 けるために、十分に大きなメモリを最初に選ばなければ ならない。

【0069】ワイド型表示比のテレビジョンの特に有利な点は、垂直解像度を追加するために信号を補間する必要はあるが、ワイド型表示比の画面を満たすためにレターボックス信号が伸長できることである。本発明の特徴に従い、レターボックス自動検出回路が備えられ、16×9型レターボックス表示を含む。4×3型表示比の信号の伸長を自動的に行う。

【0070】レターボックス信号の垂直高さを増加するために、ビデオ信号の垂直走査速度を増加して、画像の上部と底部の黒い部分が除去されるか、または少なくともかなり縮小されるようにする。自動レターボックス検出器は、ビデオ信号は有効ビデオ(すなわち、閾値よりも高くない、ほぼ一定のルミナンス値)を持たないという仮定に基づくことができる。あるいは、レターボックスの検出は、ビデオフィールドにおける各ラインについて2つの勾配を計算することにより行うことができる。この2つの勾配を計算することにより行うことができる。この2つの勾配を計算することにより行うことができる。この2つの勾配を計算することにより行うことができる。この2つの勾配を計算することにより行うことができる。この2つの勾配を計算することにより行うことができる。この2つの公配を計算することにより行うことができる。この3配と呼ばれる。第1の勾配(正の勾配と呼ばれる)は、現在のラインの最大値から前のラインの最小値を引き算することにより形成される。第2の勾配(負の勾配と呼ばれる)は、前のラインの最大値から現在のラ

らの勾配はどちらも、場面の内容に依り、正または負の値を持つが、両勾配の負の値は無視される。なぜなら、一度に1つの勾配だけが負となり、正の値を持つ勾配の大きさは常に、負の値を持つ勾配よりも大きいかまたは等しいからである。このことは、勾配の絶対値を計算する必要を無くすことにより、回路を単純にする。どちらかの勾配がプログラム可能閾値を超える正の値を持つならば、現在のラインかまたは前のラインのいずれかにビデオが存在すると考えられる。これらのレジスタ値をマイクロコンピュータで使用して、そのビデオ源がレター 10ボックス型であるかどうかを決定することができる。

【0071】もう1つ別の方法(図示されていない)では、自動レターボックス検出器は、レターボックス信号源によって運ばれる符号ワードまたは信号を復号化して、レターボックス型の信号を識別する回路を含んでいる。

【0072】図12は、垂直サイズ制御回路1030の一部として、自動レターボックス検出器を示す。垂直サイズ制御回路は、レターボックス検出器1032、垂直表示制御回路1034および3状態出力装置1036を20含んでいる。別の方法として垂直帰線消去および垂直リセットパルスを別々の信号として伝送することができる。発明的構成に従い、自動レターボックス検出回路は、16×9型レターボックス表示を含む、4×3型表示比の信号の垂直方向ズームすなわち伸長を自動的に行うことができる。出力信号VERTICAL SIZE

ADJが有効になると、垂直偏向高さは4/3だけ増加され(図10参照)、レターボックス信号の有効画像部分は、アスペクト比の歪みを生じることなく、ワイドスクリーンを満たすことができる。

【0073】また垂直表示制御回路は、過走査されたラ スターのどの部分が画面に表示されるのかを制御する。 これは、垂直パニングと呼ばれる特徴である。垂直方向 に過走査されたビデオ信号がレターボックス型でなけれ ば、従来の表示型の画像は、ワイドスクリーン型に見せ かけるために、ズーム、すなわちわ伸長、することがで きる。しかしながら、この場合、4/3垂直過走査によ り切り取られた画像の部分は有効な画像情報を含んでい る。画像の1/3を垂直方向に切り取る必要がある。そ れ以上の調節をしないと、上部の1/6と底部の1/6 40 は常に切り取られる。しかしながら、画像内容により、 画像の底部よりも上部をもっと切り取った方が良いかあ るいはその逆の方が良いか、が指示される。すべての動 作が、例えば、地上レベルで行われているならば、視聴 者はもっと空の部分を切り取ることを好むかも知れな い。垂直パニングにより、ズームされた画像のどの部分 が画面に表示されどの部分が切り取られるのかを選択す ることができる。

【0074】垂直パニングを図13および図14の (a)~(c)に関して説明する。3レベルの複合垂直 50

帰線消去/リセット信号が図13の上部に示されてい る。これらの信号は別々に発生することができる。垂直 帰線消去パルスは、信号L\_COUNTがVRT\_BL NKOと等しくなった時に始まり、L\_COUNTがV RT\_\_ BLNK 1 と等しくなった時に終る。垂直リセッ トパルスは、L\_COUNTがVRT\_PHASEと等 しくなった時に始まる。L COUNTは、VSYNC \_\_MNの前縁に関して1/2水平ラインを追跡してゆく のに使用される10ビットのカウンタの出力である。V SYNC\_MNはVDRV\_MNの同期した形であり、 ゲートアレイに供給される主信号の垂直同期成分であ る。VRT\_BLNKOとVERT\_BLNK1は、垂 直パニングコマンドに依りマイクロプロセッサより供給 される。VRT\_PHASEは、COMP\_SYNC出 力の垂直同期成分の立上りエッジとVERT RST出 力の相対的位相をプログラムする。COMP\_SYNC 出力はJーKフリップ/フロップの出力である。フリッ プ/フロップの状態は、L\_COUNTとH\_COUN Tの出力を復号化することにより決定される。H CO UNTは水平位置カウンタである。L\_COUNTカウ ンタは、水平同期パルスと等化パルスと垂直同期パルス に対応する3つの部分にCOMP\_SYNC信号を分割 するのに使用される。

【0075】過走査の無い(実際には通常の、6%の過 走査に関する)場合の垂直偏向電流は、対応する垂直帰 線信号と共に、点線で示されている。過走査の無い場合 の垂直帰線消去パルスの幅はCである。垂直同期パルス は垂直リセットパルスと同相である。過走査モードの場 合の垂直偏向電流は、対応する垂直帰線消去パルス(パ 30 ルス幅Dを有する)と共に、実線で示されている。

【0076】底部の過走査Aと上部の過走査Bが等しけ れば、画面は図14の(a)に示すようになる。垂直リ セットパルスが垂直同期パルスよりも遅れて発生される ならば、底部過走査Aは上部過走査Bよりも少なくな り、図14の(b) に示すような画面となる。これは下 方への垂直パンであり、画像の下部が表示され画像の上 部1/3は消去される。逆に、垂直リセットパルスが垂 直同期パルスよりも先に発生されると、底部過走査Aは 上部過走査Bよりも多くなり、図14の(c)に示す画 面となる。これは上方への垂直パンであり、画像の上部 が表示され、画像の底部 1/3 は消去される。垂直同期 信号と垂直リセット信号の相対的位相は、WSPμP3 40により制御可能であり、過走査動作モードの間に、 垂直方向のパニングを可能にする。過走査されたラスタ は、垂直パニングの間、受像管またはスクリーン上で垂 直方向に中央に置かれている、すなわち対称の位置にあ る、ことが認められるであろう。画像の底部よりも上部 をもっと消去する(またはこれと逆にする)ために、帰 線消去期間を、ラスターの中心に関し非対称的に、垂直 に移動させまたは位置させることができる。

【0077】図15は、発明的構成による垂直リセット パルス発生回路1100を示す。信号名が"N"で終わ る信号は、低い(論理"O")とき能動状態となる信号 を示す。例えば、回路1100における全てのフリップ フロップおよびカウンタは、負方向性のパルスであるシ ステムクリア信号CLRNによりクリアされる。カウン タ1101と比較器1103は、パニングの間、垂直リ セット(Vrst)を開始させるための制御信号を発生 する手段を形成する。カウンタ1101は、例えば、1 024 f n のシステムクロックによりクロック制御され 10 る。カウンタ1101は1/2ラインカウンタであり、 1ライン期間当たり2回生じる1クロック幅のパルスで ある信号SOL\_X\_2により計数する(CEN)よう に作動される。カウンタ1101は、Vsync前縁に 生じる1クロック幅のパルスであるVsync\_Eによ りクリアされる(CLR)。カウンタ1101の出力 (CNT)は、比較器1103への第1の入力である。 比較器1103への第2の入力は、所望のパン値に対応 するDELAY SETTINGである。画像をわずか な量 (例えば4~5ライン) だけ上方へパンする (これ 20 は画像を下方へスクロールすると考えることもできる) ことが望ましいならば、垂直リセットパルスは262. 5ラインからパン値を引いたライン数だけ垂直同期パル スから実際には遅延されている。この差が遅延設定であ り、すなわち遅延値である。カウンタ1101の出力が この遅延値に一致するといつも、開始リセット信号(S tr\_Rst)が発生される。Str\_Rst信号は、 1ライン期間の1/2の長さの、正方向のパルスであ る。このパルスの前縁は、所望の垂直リセット期間の始 まりを表わす。

【0078】垂直パニングを行うときに遭遇する1つの 問題は、VCR再生の特殊効果モードの間に起こる。V CRの高速前進モードでは、線形のテープ速度が非標準 性のものであるため、1フィールドにおけるライン数 は、記録モード (SP, LPまたはSLP) および線形 のテープ速度に依存する数だけ減少する。ここで説明す るVCR再生の高速前進モード(SPモード)に含まれ ている1フィールド当りの公称ライン数は253.5ラ インであると仮定する。所望のパン値が5ラインだけ下 がるものならば遅延の設定は、262.5ライン-5ラ 40 イン=257.5ラインとなる。しかしながら、新しい Vsync (Vsync-E) は253. 5ラインごと に起こり、1/2ラインカウンタをリセットする。この モードの間、垂直リセットは起こらない。なぜならば、 1/2ラインカウンタ1101は所望の遅延値に決して 達することはなく、絶えずリセットされるからであり、 垂直ラスターの崩壊と受像管の損傷を生じることがあ

【0079】回路1100は、Vsyncの位相および 垂直リセットの為の遅延設定に関係なく垂直リセットパ 50

ルスの発生を確実なものにする。垂直同期信号Vsyn cは、1ライン期間当たり2回生じる1クロック幅のパ ルスSOL\_X\_2によりサンプリングされる。垂直同 期パルスは、例えば、1ライン期間の1/16あるいは 1/8だけSOL X \_2から確実にオフセットしてい るように処理されている。D-型のフリップフロップ1 102、1104および1106を使い、SOL X\_ 2で垂直同期パルスをサンプリングすると、垂直同期パ ルスはSOL\_X\_2と再整合する。このような再整合 のためのサンプリングは、他のシステムでは必要ないか もしれない。Str Rst の前縁は、所望の垂直リ セット期間の始まりを表わす。1フィールド内のライン 数がStr\_Rst\_信号を発生するために使われる遅 延設定値より大きいか等しいならば、Str\_Rstの 前縁は、所望の垂直リセットの長さを計数し、停止する 第2の1/2ラインカウンタ1114をクリアするため に使われる。

【0080】カウンタ1114は、1アゲート1120 への3つの入力の中のどれか1つの信号によりクリアさ れる。第1の入力は、先に説明したように、Str\_R s tパルスに応答する。第2の入力は、システムスリア 信号CLRNに応答する、第3の入力は、次に説明する ように、Vsyncに応答する。

【0081】1フィールド中のライン数がStr\_Rs t 信号を発生するために使われる遅延値より少ない場合 に、別の方法により垂直リセットVrstを確実に発生 する。何故なら、Str\_\_Rst信号は発生されない。 J-Kフリップフロップ1112は、サンプリングされ た垂直同期信号の前縁でセットされる。フリップフロッ プ1112の出力は、次のサンプリングされる垂直同期 信号のためのアンドゲート1116を介してエネイブル 信号として使われる。フリップフロップ1112がセッ トされてからStr\_Rstパルスが発生していなけれ ば、Vrst信号を発生するために使われるカウンタ1 114は、次にサンプリングされる垂直同期信号の前縁 でクリアされる。このようにして、Vsync信号が存 在する限り、1フィールド内のライン数もしくはStr Rst信号のための所望の遅延設定に関係なく、正確 な長さのVrstパルスが発生される。Str Rst が発生されると、Str\_Rst信号の前縁がJ-Kフ リップフロップ1112をクリアし、Str\_Rstパ ルスに基づいてVrst信号を発生する。

【0082】垂直リセットパルスVrstを発生するた めに、カウンタのエネイブル信号の中の1つを使用して もよい。例示した実施例では、ナンドゲート1118に おいてQB(2<sup>1</sup>)およびQC)(2<sup>1</sup>)について復号 化するために、所望の垂直リセットの長さは6×1/2 ライン(3ライン)についてセットされる。6×1/2 ライン以外の垂直リセットの長さも、カウンタ1114 の他の出力状態を復号化することにより選択することが

# 【図面の簡単な説明】

できる。

【図1】ワイドスクリーンテレビジョンの種々の表示型 を説明するのに役に立つ図である。

【図2】本発明の特徴に従い且つ2 f | の水平走査で動 作するのに適合した、ワイドスクリーンテレビジョンの ブロック図である。

【図3】図2に示すワイドスクリーンプロセッサのブロ ック図である。

【図4】図3に示すワイドスクリーンプロセッサの詳細 10 を示すブロック図である。

【図5】図4に示すピクチャーインピクチャープロセッ サのブロック図である。

【図6】図4に示すゲートアレイのブロック図であり且 つ、主信号路、補助信号路および出力信号路を示す。

【図7】十分に切り取られた信号を使用する、図1の

(d) に示す表示型の発生を説明するのに役立つタイミ ング図である。

【図8】十分に切り取られた信号を使用する、図1の

(d) に示す表示型の発生を説明するのに役立つタイミ 20 1103 ング図である。

【図9】 1 f m から 2 f m への変換で内部の 2 f m 信号 を発生する回路のブロック図である。

【図10】図2に示す偏向回路のブロック図と回路図の 組み合わせである。

【図11】図2に示すRGBインターフェースのブロッ ク図である。

【図12】自動レターボックス検出器を含んでいる、垂 直サイズ制御回路のブロック図である。

\*【図13】垂直パニングの実現を説明するのに役立つタ イミング図である。

【図14】図13のタイミング図を説明するのに役立つ 表示型の図である。

【図15】垂直リセットパルス発生回路のブロック図で ある。

#### 【符号の説明】

ワイドスクリーンプロセッサ(WSP)

TVマイクロプロセッサ 2 1 6

320 PIPプロセッサ

ワイドスクリーンマイクロプロセッサ(WS 3 4 0

 $P \mu P$ 

垂直サイズ制御回路 1030

1032 レターボックス検出器

垂直表示制御回路 1034

1036 3 状態出力装置

垂直リセットパルス発生回路 1100

カウンタ 1 1 0 1

1 1 0 1 D-型フリップフロップ

比較器

D-型フリップフロップ 1 1 0 4

1106 D-型フリップフロップ

D-型フリップフロップ 1108

D-型フリップフロップ 1110

J-Kフリップフロップ 1112


1 1 1 4 カウンタ

アンドゲート 1116


ナンドゲート 1118

1 1 2 0 ノアゲート


# 【図1】




[図2]





【図3】





【図4】




















【図10】




【図11】










【図15】



# フロントページの続き

(72)発明者 カール フランシス ホランダー アメリカ合衆国 インデイアナ州 インデ イアナポリス ノース・デキンシー 1226